'틱톡' 폐기한 인텔, 'P-A-O' 3단계 개발전략 도입

인 텔은 작년 연례보고서를 통해 지난 십여년간 자사의 제품 개발주기에 적용되어 온 '틱톡' 전략을 포기할 뜻을 시사한 바 있다. 잘 알려졌다시피 인텔은 '틱' 사이클에서 새로운 제조공정을, '톡' 사이클에서는 공정을 유지한 채 새로운 마이크로아키텍처를 도입해 '틱톡'이 완수되는 매 2년마다 새로운 제조공정과 아키텍처가 온전히 이식되는 전략을 고수해왔다. 이러한 전략은 각각 프로세서 설계에 큰 부담을 주는 제조공정 개선과 마이크로아키텍처 업데이트를 1년씩 엇갈리게 해 신제품 제작의 부담을 줄이는 데 일조했다. 이러한 틱톡 전략을 역사의 뒤안길로 떠나보내고 그 자리를 대체할 새로운 제품 개발 사이클로 인텔은 '파오'(PAO)를 제안했다. 제조공정(틱)-아키텍처(톡)의 2단계를 제조공정(Process)-아키텍처(Architecture)-최적화(Optimization)의 3단계로 세분화한 것이다. 이에 따르면 매 2년마다 '완전히 새로운' CPU를 내놓던 것이 다소 느려져, 매 3년마다 풀 체인지가 이뤄지는 셈이다.

사 실 틱톡 전략은 지난 십여년간 인텔이 CPU 시장에서의 우위를 고수하는 데 큰 역할을 맡아 왔다. 이 기간 동안 인텔은 매 2년마다 새로운 제조공정을 도입해 다이 사이즈를 줄이고, 소비전력을 개선할 수 있었으며 그 사이사이마다 새로운 마이크로아키텍처를 심어 큰 성능 향상을 꾀할 수 있었다. 그러나 1Xnm 스케일로 제조공정이 미세화되며 '틱'의 이행이 점차 걸림돌이 되기 시작했고, 이러한 파행은 브로드웰의 출시 지연으로 현실화되었다. 급기야 인텔은 스카이레이크 이후 예정되었던 캐논레이크를 연기하고, 그 사이에 스카이레이크와 똑같은 제조공정과 마이크로아키텍처를 갖는 '카비 레이크'를 끼워넣기에 이른다. 이로써 틱톡은 공식적으로 파기되었다.

표 면적으로 '파오' 사이클의 등장은 인텔의 R&D 부서와 마케팅 부서의 상반된 요구를 절충한 것에 가깝다. '틱'에 소요되는 시간이 길어져 캐논레이크를 금방 만들어낼 수 없는 R&D 부서의 사정과, 매년 정해진 주기로 정규적인 신제품 출시를 요구받는 마케팅 부서의 사정이 결합해 카비 레이크를 만든 것이기 때문이다. 브로드웰이 지연되던 당시 하스웰 리프레시가 이와 비슷한 과정을 거쳐 투입되기도 했다. 사실 제조공정을 끊임없이 미세화해야 한다는 회사 안팎의 유/무언의 압력이 인텔에 주는 스트레스는 보여지는 것보다 더욱 어마어마한 것이라, 급기야 인텔은 창사 이래 최초로 외부사의 조력을 요청하기에 이르기도 했다. 네덜란드계 반도체 노광(광학 리소그래피) 전문 기업인 ASML과 공동 기술개발을 위한 5개년 협약을 체결한 것이 그 한가지 방증이다.

또 한, 제조공정 미세화 자체보다도 현실적인 어려움을 가중시키는 것은 미세화된 새로운 제조공정에서 손익분기점을 넘길 만큼의 수율을 확보하게 되는 타이밍이 과연 언제냐는 것이다. 이 타이밍이 최신의 제조공정으로 올수록 길어지고 있다는 점 역시 심각한 문제인데, 당장 인텔은 14nm 핀펫 공정에서 해당 공정이 성숙기에 돌입하는 타이밍이 22nm 때보다 훨씬 길어졌다는 점을 인지한 것으로 알려졌다. 결국 3개년 주기 전략의 도입은 불가피한 것이었다고 볼 수 있다.

현 재 인텔의 팹 중 3곳에서는 14nm 공정을, 2곳에서는 22nm 공정을 취급하고 있다. 10nm 공정으로의 이전이 유발하는 제조비용 상승을 상쇄하기 위해 인텔은 현행 300mm 웨이퍼를 450mm로 교체하는 작업 역시 병행 추진하고 있는데(이 경우 웨이퍼 1장당 생산 가능한 프로세서 수가 증가하기에 제조비용 상승을 완화하는 효과가 있다) 결국 이 또한 제조공정 마이그레이션을 더디게 하는 요인이 된다. 인텔로서는, 극단적으로 말해 고객과의 약속(틱톡을 지키겠다는)을 칼같이 지키는 것보다도 회사 자체의 사활이 걸린 프로젝트를 안정적으로 수행하는 게 우선시될 수밖에 없다.

파운드리 시장에서 인텔은 경쟁사인 삼성/글로벌파운드리, TSMC 등을 꾸준히 앞서 왔으나 금번 전략 변경에 따른 신공정 도입주기 지연(2년 -> 3년)이 이러한 우위를 무너뜨릴 위협이 되리라는 시각 역시 존재한다. 다만 과학자들에 따르면 인텔은 적어도 경쟁자들보다 2년 정도의 기술우위를 가진 것으로 평가된다. 14nm 공정을 인텔이 2014년에 도입했고, 400mm2 가량의 큰 칩에까지 적용해 본 경험이 있는 것과 대조적으로 삼성/글로벌파운드리의 14nm 공정은 최근에야 안정화 단계에 들어섰으며 이 공정으로 생산해 본 가장 큰 칩이라고 해 봐야 애플 A9의 100mm2 수준에 머물러 있기 때문이다. 다만 연내 AMD의 GPU를 생산하며 대형 다이에 대한 경험을 축적하리라 예상된다. 한편 TSMC는 아예 16nm 하프노드에 머물러 있다.

소 비자 시장의 측면에서 인텔의 전략 변경은 최상위 플랫폼 유지에 소요되는 비용을 다소 절감하는 효과를 낳을 것이다. 최소한 소켓 규격만큼은 최소 3년의 임기를 보장받게 되지 않겠는가. 다만 변수는 기존 틱(P)톡(A)에서 추가된 '최적화'(O) 단계가 과연 얼마만큼의 성능향상을 이끌어낼 것인지에 있다. 소폭이나마 마이크로아키텍처 자체에 손을 대는 것인지, 소비전력이나 클럭을 변경하는 것인지, 내장그래픽을 개선하는 것인지, 혹은 하스웰과 하스웰 리프레시의 차이만큼이나 아무것도 변하지 않을 것인지. 한편 이러한 전략 변경은 당연히 메인보드 제조사들에게도 타격을 주리라 짐작된다. 소켓 규격이 바뀌지 않았는데 메인보드를 바꿔댈 소비자는 없을 것이기 때문이다.