기사원문 : http://pc.watch.impress.co.jp/docs/news/20140826_663570.html

국제 반도체공학 표준 협의기구 JEDEC(Joint Electron Device Engineering Council)에서 저전력 DD4  메모리 규격을 공개 했습니다.

LPDDR4는 LPDDR3과 달리 2채널 아키텍처를 채용했으며, 신호 전송 거리를 짧게 하여 소비전력 절감과 메모리 사용량 증가도 최소화 했다고 합니다.

I/O인터페이스는 LVSTL(Low Voltage Swing Terminated Logic)으로 불리는 새 방식을 채용하여

신호 전압은 LPDDR3보다 50% 낮은 367mV또는 440mV이며, 동작 전압도 LPDDR3의 1.2V에서 1.1V로 낮아졌습니다.

데이터 전송 속도는 현 시점에서 3,200MT/sec 이며, 장래적으로 4,266MT/sec를 목표로 하고 있습니다.

2013년 말에는 SK Hynix, Samsung Electronics들이 메모리 칩의 개발을 발표했으며, 정식으로 규격이 공개되면서 양산이 시작 될것으로 보입니다.